這篇文章主要介紹“ASIC物理設計的流程介紹”，在日常操作中，相信很多人在ASIC物理設計的流程介紹問題上存在疑惑，小編查閱了各式資料，整理出簡單好用的操作方法，希望對大家解答”ASIC物理設計的流程介紹”的疑惑有所幫助！接下來，請跟著小編一起來學習吧！

創(chuàng)新互聯(lián)公司專注于新密企業(yè)網(wǎng)站建設,響應式網(wǎng)站,成都商城網(wǎng)站開發(fā)。新密網(wǎng)站建設公司,為新密等地區(qū)提供建站服務。全流程按需設計，專業(yè)設計，全程項目跟蹤，創(chuàng)新互聯(lián)公司專業(yè)和態(tài)度為您提供的服務

Physical design是將電路描述（circuit description）轉(zhuǎn)化成物理版圖（physical layout）的過程。在物理版圖中規(guī)定cell的擺放位置和相互之間的連線。

Import design：物理設計流程的第一步就是導入設計。在綜合階段RTL被轉(zhuǎn)換成netlist,然后在物理設計階段被讀入物理設計工具中。

Floorplan:Floorplan階段定義了芯片（die）的大小，macro和io的位置，power grid的定義和連接。在擺放完macro的同時，也定義了擺放std cell和routing的區(qū)域。

Placement：Placement是使用物理設計工具自動擺放std cell的過程，其中在global placement階段，非常roughly地將std cell擺放在core里面，在detailed placement階段，將std cell legalize到siterow上，保證沒有overlap。

同時還需要通過GRC map來檢查congestion.

CTS（clock tree synthesis）:在CTS階段通過插入inverter和buffer來生成時鐘樹。因為clock信號對于基于DFF的ASIC設計非常重要，我們需要在CTS階段balance clock skew以及最小化insertion delay來滿足設計的時序（timing）和功耗(power)要求。

Routing:在Routing階段之前，只有power進行了實際的金屬連線，macro、std cell、clock和io都只是邏輯上定義了連接關(guān)系（logically）。在routing階段就需要用金屬線進行物理上的連接（physical）。

Signoff：在routing階段完成以后，芯片的物理版圖已經(jīng)確定了。在sign-off階段需要保證芯片的質(zhì)量和性能滿足了要求，然后才能進行投片（tape-out）。

到此，關(guān)于“ASIC物理設計的流程介紹”的學習就結(jié)束了，希望能夠解決大家的疑惑。理論與實踐的搭配能更好的幫助大家學習，快去試試吧！若想繼續(xù)學習更多相關(guān)知識，請繼續(xù)關(guān)注創(chuàng)新互聯(lián)網(wǎng)站，小編會繼續(xù)努力為大家?guī)砀鄬嵱玫奈恼拢?/p>

本文標題：ASIC物理設計的流程介紹
轉(zhuǎn)載來源：http://www.aaarwkj.com/article48/jejdep.html

成都網(wǎng)站建設公司_創(chuàng)新互聯(lián)，為您提供微信小程序、云服務器、App開發(fā)、品牌網(wǎng)站建設、網(wǎng)站維護、響應式網(wǎng)站

廣告

聲明：本網(wǎng)站發(fā)布的內(nèi)容（圖片、視頻和文字）以用戶投稿、用戶轉(zhuǎn)載內(nèi)容為主，如果涉及侵權(quán)請盡快告知，我們將會在第一時間刪除。文章觀點不代表本網(wǎng)站立場，如需處理請聯(lián)系客服。電話：028-86922220；郵箱：631063699@qq.com。內(nèi)容未經(jīng)允許不得轉(zhuǎn)載，或轉(zhuǎn)載時需注明來源： 創(chuàng)新互聯(lián)